Estudio sistemático de circuitos lógicos aritméticosmultiplicadores e integradores digitales

  1. CANTO DIEZ M. ANTONIA
Dirixida por:
  1. Sebastián Dormido Bencomo Director

Universidade de defensa: Universidad Complutense de Madrid

Ano de defensa: 1981

Tribunal:
  1. Mariano Mellado Rodríguez Presidente/a
  2. Antonio Ramón Vaquero Sánchez Secretario/a
  3. Fernando Sáez Vacas Vogal
  4. Justo Mañas Díaz Vogal
  5. Antonio Hernández Cachero Vogal

Tipo: Tese

Teseo: 5077 DIALNET lock_openDocta Complutense editor

Resumo

En la primera parte de la memoria se ha abordado de forma general el problema de la síntesis optima de funciones de conmutación utilizando un tipo particular de módulos lógicos universales: el multiplexor. En la 2 parte y dando así titulo a la memoria se efectúa un estudio sistemático de circuitos lógicos de tipo aritmético. Para su desarrollo se ha dividido en 5 capítulos organizados de la forma siguiente: en el 1 capitulo se efectúa un análisis de las estructuras de circuitos combinacionales mediante la utilización de módulos lógicos universales (mcu). En el capitulo 2 se abordan los problemas de síntesis de circuitos combinacionales realizados con mcu. El capitulo 3 esta dedicado a estudiar los contadores paralelos generalizados como bloque fundamental en la síntesis de circuitos aritméticos. En el capitulo 4 se presenta la síntesis de multiplicadores binarios analizándose con especial interés los de tipo paralelo. Finalmente en el capitulo 5 se presenta un estudio sobre integradores digitales incrementales de resolución extendida basado en la transmisión de las diferencias de 2 orden.