Síntesis de alto nivel guiada por gestión de patrones y descoposición de operaciones

Resumen

En la presente memoria se plantea una metodología de diseño que contribuye a resolver el problema del desaprovechamiento de HW presente en la mayoría de los circuitos generados por los algoritmos convencionales y herramientas comerciales de SAN. El problema del desaprovechamiento aparece tanto en el caso de las especificaciones homogéneas (todos los datos de la especificación conductual tienen la misma anchura) como en las especificaciones heterogéneas (los datos de la especificación presentan anchuras diferentes). Los algoritmos convencionales pretenden distribuir homogéneamente las operaciones del mismo tipo y anchura entre los ciclos de la planificación.El objetivo principal de esta investigación se ha definido alrededor de la reducción del desaprovechamiento de los recursos HW de la ruta datos, intentando mitigar la dependencia del estilo descriptivo ya mencionada. Con el objeto de ampliar el espacio de búsqueda de soluciones en la síntesis de especificaciones conductuales, se ha propuesto una metodología de diseño basada en la aplicación combinada de las técnicas de descomposición de operaciones y gestión de patrones. Estas dos técnicas no se aplican de forma independiente sino que cooperan entre sí para alcanzar un objetivo común: la reducción del área de los circuitos sintetizados. En líneas generales, las principales aportaciones de esta investigación al estado del arte de la SAN son: 1) Análisis de la influencia que el estilo descriptivo usado en las especificaciones conductuales ejerce sobre la calidad de los circuitos sintetizados por los algoritmos convencionales.2) Nueva metodología de diseño capaz de reducir el área de los circuitos sintetizados, en comparación con los algoritmos convencionales de SAN, basada en la descomposición de operaciones y la gestión de patrones.3) Algoritmo de SAN que implementa la metodología de diseño propuesta en esta tesis. El trabajo experimental realizado demuestra que las técnicas de fragmentación de operaciones y de gestión de patrones implementadas en el algoritmo de SAN propuesto, no implican un aumento en el tiempo de ejecución de los circuitos sintetizados. Gran parte de estas aportaciones han quedado recogidas en diversas publicaciones en conferencias y revistas de reconocido prestigio en el ámbito internacional, incluyendo IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD), Integration the VLSI Journal, Design Automation y Test in Europe Conference (DATE), Euromicro Conference on Digital System Design (DSD) y Conference on Design of Circuits and Integrated Systems (DCIS). La relación completa de publicaciones puede consultarse en la bibliografía.