Técnicas para reducir la penalización en rendimiento y consumo debido a la reconfiguración dinámica

  1. PEREZ RAMO, MARIA ELENA
unter der Leitung von:
  1. Jesús Javier Resano Ezcaray Doktorvater/Doktormutter
  2. Daniel Mozos Muñoz Doktorvater

Universität der Verteidigung: Universidad Complutense de Madrid

Fecha de defensa: 16 von Oktober von 2009

Gericht:
  1. Julio Septién del Castillo Präsident
  2. Hortensia Mecha López Sekretärin
  3. Francky Catthoor Vocal
  4. Juan Antonio Maestro Vocal
  5. Francisco Barat Quesada Vocal
Fachbereiche:
  1. Arquitectura de Computadores y Automática

Art: Dissertation

Teseo: 109214 DIALNET

Zusammenfassung

El objetivo de esta tesis es eliminar el sobrecoste intrínseco tanto en tiempo como en energía de los recursos reconfigurables debido a su elevada latencia y el consumo de energía de reconfiguración. Para ello propongo una jerarquía de memoria de con figuraciones diseñada para dotar al sistema al mismo tiempo de características de alto rendimiento y bajo consumo de energía para la carga de configuraciones. Esta jerarquía de memoria de configuraciones esta constituida por varios niveles de menoría , de los cuales el nivel o capa inferior se encuentra dentro del chip y esta formada por dos módulos de memoria uno diseñado para optimizar el tiempo de acceso y el otro para minimizar el consumo de energía. La capa superior esta constituida por la m emoria externa. Para esta jerarquía de memoria de configuraciones planteo diferentes algoritmos de mapeo de configuraciones, que asigna cada configuración a uno de los diferentes módulos de memoria de la jerarquía. El objetivo de los algoritmos de mapeo de configuraciones es realizar la asignación de las configuraciones a los diferentes módulos de memoria, de forma que el rendimiento sea óptimo y al mismo tiempo se obtenga un ahorro significativo en el consumo de energía. Los diferentes algoritmos de mapeo persiguen el mismo objetivo de reducción de consumo de energía sin afectar al rendimiento en diferentes entornos de ejecución con características distintas teniendo en cuenta si se puede ejecutar diferentes aplicaciones intercaladas, o s ólo una aplicación. Los resultados de los experimentos realizados alcanzan ampliamente los objetivos propuestos. En ellos queda demostrado que mi propuesta consigue el un rendimiento cercano al optimo (igual al obtenido si todas las configuraciones f ueran cargadas desde la memoria optimizada para rendimiento) a la vez que se reduce drásticamente el consumo de energía debido a la reconfiguración, en comparación con el consumo que se produciría si todas las configuraciones fueran cargadas desde m emoria externa. Al mismo tiempo, los algoritmos de mapeo consiguen asignar en media la mitad de las configuraciones para que sean cargadas desde el modulo de memoria optimizado para reducir el consumo de energía.