Un sistema de asignación de hardware para la síntesis de alto nivel

  1. SEPTIEN DEL CASTILLO JULIO
Zuzendaria:
  1. Román Hermida Correa Zuzendaria

Defentsa unibertsitatea: Universidad Complutense de Madrid

Defentsa urtea: 1991

Epaimahaia:
  1. Francisco Tirado Fernández Presidentea
  2. Milagros Fernández Centeno Idazkaria
  3. José María Llaberia Griño Kidea
  4. Emilio Luque Fadón Kidea
  5. Carlos López Barrios Kidea
Saila:
  1. Arquitectura de Computadores y Automática

Mota: Tesia

Teseo: 30060 DIALNET

Laburpena

EL TRABAJO DE INVESTIGACION QUE SE EXPONE EN ESTA MEMORIA CONSISTE EN EL DISEÑO E IMPLEMENTACION DE UN ASIGNADOR DEL HARDWARE DE PROCESAMIENTO DE DATOS, COMO PARTE DE UN SISTEMA COMPLETO DE SINTESIS DE ALTO NIVEL. SE HAN DISEÑADO: UN MODELO DE RUTA DE DATOS CAPAZ DE GENERAR UN AMPLIO ESPACIO DE DISEÑO, UN ALGORITMO DE EXPLORACION POTENTE CAPAZ DE ACCEDER A TODO ESE ESPACIO, UNA TECNICA DE ESTIMACION DE COSTE APROXIMADA, Y ESTRATEGIAS PARA LA REDUCCION DEL TIEMPO DE BUSQUEDA DE SOLUCIONES BASADAS EN DOS IDEAS: RESTRICCION INTELIGENTE DEL ESPACIO DE DISEÑO, Y ORIENTACION DE LA EXPLORACION DEL MISMO.