Psalestudio; análisis e implementación de algoritmos de síntesis de alto nivel

  1. Sánchez Espeso, Pablo Pedro
Supervised by:
  1. Eugenio Villar Bonet Director

Defence university: Universidad de Cantabria

Year of defence: 1991

Committee:
  1. José Luis Huertas Díaz Chair
  2. María de Mar Martínez Solórzano Secretary
  3. Salvador Bracho Committee member
  4. Emilio López Zapata Committee member
  5. Francisco Tirado Fernández Committee member

Type: Thesis

Teseo: 30765 DIALNET

Abstract

EN LOS ULTIMOS AÑOS SE HA PRODUCIDO UN GRAN AVANCE EN EL DESARROLLO DE HERRAMIENTAS DE DISEÑO ASISTIDO POR COMPUTADOR (CAD) EN MICROELECTRONICA, MOTIVADO EN GRAN MEDIDA POR LA CRECIENTE COMPLEJIDAD DE LOS CIRCUITOS INTEGRADOS DIGITALES, ESTE PROCESO HA INCIDIDO PRINCIPALMENTE EN LA AUTOMATIZACION DEL DISEÑO DESDE EL NIVEL LOGICO AL LAYOUT, MIENTRAS QUE LAS ETAPAS INICIALES (ESPECIFICACION DEL ALGORITMO Y DETERMINACION DE LA ARQUITECTURA) SIGUEN DEPENDIENDO DEL DISEÑADOR. EN LA PRESENTE TESIS SE ABORDA EL ESTUDIO, ANALISIS E IMPLEMENTACION DE HERRAMIENTAS DE SINTESIS DE ALTO NIVEL, CAPACES DE PROPONER LA ARQUITECTURA DEL SISTEMA DIGITAL QUE MEJOR IMPLEMENTA EL COMPORTAMIENTO DESCRITO A NIVEL ALGORITMICO AL TIEMPO QUE SATISFACE UNA SERIE DE RESTRICCIONES IMPUESTAS POR EL DISEÑADOR. LOS SISTEMAS DESARROLLADOS, PSAL1 Y PSAL2, PARTEN DE UNA DESCRIPCION ALGORITMICA EN VHDL O ISPS Y GENERAN UNA ARQUITECTURA QUE DESCRIBEN EN VHDL, CVS, BK O DDL, UTILIZANDO LOS ALGORITMOS DE SINTESIS DE ALTO NIVEL PROPUESTOS EN LA TESIS DOCTORAL, LA CONEXION DE ESTAS HERRAMIENTAS CON SISTEMAS DE SINTESIS A NIVEL DE TRANSFERENCIA DE REGISTROS, PERMITE DISPONER DE UNA METODOLOGIA DE DISEÑO AUTOMATICO DESDE EL NIVEL ALGORITMICO AL LAYOUT.