Estimación estadística de consumo en FPGAs

Resumen

Varios motivos impulsan a la industria y a las universidades a estudiar el consumo de energia de los circuitos digitales actuales: movilidad de los equipos electónicos, coste de los accesorios de refrigeración y encapsulados, impacto medioambiental, coste de la energia, tasa de fallos, y restricciones a la densidada de integración VLSI. Diseñar circuitos VLSI para bajo consumo requiere de una metodología en cada etapa del proceso dedesarrollo. Los principales componentes de tal metodogía son estimación y optimación de consumo. A pesar de las muchas técnicas para estimación de consumo publicadas recientemente en la literatura especializada, el problema todavia no esta resuelto completamente, ni siquiera al nivel de puertas lógicas. Debido a la complejidad computacional que requiere la estimación de consumo, no pueden obtenerse precisión y velocidad al mismo tiempo. Este problema se observa en la estimación de consumo medio para nodos individuales;y para el promedio total en los circuitos secuenciales grandes. Esta tesis como objetivo estimar el consumo de potencia media a nivel de nodos individuales en fpgas. Para ello, se desarrolló una plataforma de estimación de consumo con herramientas y estructuras de datos comunes y reusables dentro de una familia de aplicaciones EDA de diseño para bajo consumo. El sotfware desarrollado se integra con las herramientas de Xilinx.Adicionalmente, se ha incorporado el simulador Modelsim dentro del bucle que implementa la técnica propuesta. Igualmente al haberse usado formatos estándares para el intercambio de datos, es posible integrar la herrramienta desarrollada en esta tesis en ambientes de diseño para FPGA de otros fabricantes, y lo mismo para otros simuladores que sporten formatos estándres. Para validar los resultados, se realizaron más de 1500 simuladores y experimentos sobre dispositivos Virtex-E y Virtex-II cubriendo 10 años de evolución de la tecnologia de dispositivos l