Un método para optimización de área de circuitos lógicos multinivel
- J. Lanchares
- J. M. Sánchez
Éditorial: Universidad de Las Palmas de Gran Canaria
Année de publication: 1994
Pages: 95-98
Congreso: Congreso de Diseño de Circuitos Integrados (9. 1994. Maspalomas)
Type: Communication dans un congrès
Résumé
En este trabajo abordamos el problema de optimización de área de funciones de lógica aleatoria. Consideramos el diseño sin tener en cuenta la implementación tecnológica; hemos utilizado el algoritmo del Simulated Annealing para optimizar determinada función de coste. A partir de los resultados experimentales obtenidos hemos ajustado los parámetros de convergencia del algoritmo con el fin de obtener el mejor conjunto de soluciones. Posteriormente analizamos los resultados obtenidos al aplicar este algoritmo a un conjunto bien conocido de funciones de prueba.