Power profiling-guided floorplanner for 3D multi-processor systems-on-chip

  1. Arnaldo, I.
  2. Risco-Martín, J.L.
  3. Ayala, J.L.
  4. Hidalgo, J.I.
Aldizkaria:
IET Circuits, Devices and Systems

ISSN: 1751-858X

Argitalpen urtea: 2012

Alea: 6

Zenbakia: 5

Orrialdeak: 322-329

Mota: Artikulua

DOI: 10.1049/IET-CDS.2011.0350 GOOGLE SCHOLAR
Datuen iturria: Scopus