Interconnection delay and clock cycle selection in high level synthesis
- Mecha, H.
- Fernandez, M.
Actas:
Proceedings of the IEEE International Conference on VLSI Design
Año de publicación: 1997
Páginas: 504-505
Tipo: Aportación congreso