Hyperspectral image compression techniques on reconfigurable hardware hyperspectral image compression techniques on reconfigurable hardware
- Daniel Mozos Muñoz Director
- Carlos González Calvo Director
Defence university: Universidad Complutense de Madrid
Fecha de defensa: 18 December 2020
- Hortensia Mecha López Chair
- Katzalin Olcoz Secretary
- Milica Orlandic Committee member
- Antonio Plaza Committee member
- Bertrand Rousseau Committee member
Type: Thesis
Abstract
El análisis de nuestro planeta está cobrando cada vez más importancia en un mundo preocupado por la sostenibilidad. La forma más habitual de analizar el terreno son las imágenes. Mejorando las imágenes tradicionales, nacen las imágenes hiperespectrales. Imágenes que extienden las tres bandas usuales (rojo, verde y azul) para incluir información desde el infrarrojo hasta el ultravioleta. Esta característica brinda una gran capacidad de análisis (de minerales, vegetación, humedad¿), pero supone a su vez el mayor reto en este tipo de imágenes: la cantidad de información capturada. En satélites, que capturan estas imágenes, esto supone una limitación. Para aliviar tanto el almacenamiento en la memoria del satélite, como la carga en la transmisión, surge la necesidad de comprimir las imágenes En esta tesis, se explora la aplicabilidad de las FPGAs en el ámbito de algoritmos de compresión de imágenes hiperespectrales, demostrando que son plataformas útiles para esta tarea en tiempo real. Son una opción pequeña, flexible, y de bajo consumo: ideales para satélites ** Existen tres principales tipos de compresión: Sin pérdida, con pérdida, y con pérdida limitada. En el primero, los datos son comprimidos y pueden recuperarse de manera exacta. En el segundo, se recuperará una aproximación de los mismos. La pérdida limitada establece un umbral de calidad, comprimiendo sin nunca incurrir en más pérdida de la establecida Para esta tesis, se ha explorado un algoritmo de cada categoría, viendo la aplicabilidad de la compresión en FPGAs de cada uno. * En la compresión sin pérdida, se ha estudiado el algoritmo CCSDS 123.0-B-1. Un estándar del CCSDS que surge de un extenso análisis sobre las mejores técnicas disponibles. Mediante operaciones sencillas, explota las correlaciones espectrales y espaciales presentes en este tipo de imágenes * Para la compresión con pérdida, se ha realizado una extensa investigación sobre diferentes tipos de algoritmos, analizando las mejores técnicas disponibles. El algoritmo resultante utiliza PCA como reductor dimensional, y una modificación de JPEG2000 para la compresión de los datos espectrales decorrelados. Es esta segunda parte la que se acelera en FPGA * Finalmente, se ha explorado también uno de los algoritmos con mejores resultados dentro de la pérdida limitada, LCPLC. Realizando compresión por bloques, llega a rendimientos muy altos en un algoritmo que se mueve de manera transparente entre la pérdida y no pérdida El objetivo principal ha sido encontrar implementaciones competitivas con la literatura existente, comprobar la adecuación de los algoritmos a FPGA, y llevar las implementaciones a rendimientos en tiempo real ** Tras realizar las pruebas pertinentes, los resultados de las tres implementaciones han sido satisfactorios En cuanto a CCSDS, se consigue el tiempo real con una implementación íntegra en la FPGA, sin recursos externos. Se han conseguido velocidades de más de 200MS/s, superando el tiempo real, situado en 30MS/s. Para JYPEC, se consigue un algoritmo con alto rendimiento distorsión/ratio. Acelerando la codificación de JPEG2000 en FPGA, y mediante coprocesamiento con CPU, se superan las 40MS/s Los mejores resultados son conseguidos con LCPLC. Una alta segmentación, unida a las pocas dependencias existentes, hacen que se llegue a valores de procesado de 300MS/s. Es además la opción más flexible, permitiendo (o no) pérdida Por tanto, lo ideal a la hora de acelerar estos algoritmos, es escoger desde el principio la opción más adecuada. Si su diseño está orientado a la ejecución paralela, o contiene operaciones sencillas, su rendimiento será óptimo en FPGA. Si contiene procesos complejos, el coste de portarlo no merecerá la pena Se abre la puerta con esta tesis a la creación de un framework común de desarrollo de algoritmos de compresión. Así como a la implementación de otros algoritmos con el modelo de LCPLC, logrando alta segmentación y rendimiento de manera sencilla