Soft error mitigation in commercial off-the-shelf (cots) fpgas with ecc-based techniques

Resumen

Las FPGAs (Field Programmable Gate Arrays), como dispositivos reconfigurables, tienen un cada vez mayor uso, y su popularidad está creciendo hasta superar a los circuitos de propósito específico (ASICs), debido fundamentalmente a su adaptabilidad, capacidades lógicas, velocidad y potencia en procesado de señal. De esta manera, las FPGAs también están viendo aumentada su presencia en aplicaciones espaciales. Si bien las primeras FPGAs eran dispositivos muy sencillos, los dispositivos actuales se han convertido en subsistemas propios de las aplicaciones en las que están integradas, combinando una alta potencial y funcionalidad en un único chip. Hablando de aplicaciones espaciales, las proyecciones futuras predicen que el tiempo de vida de las misiones se alargará más allá de los diez años, y la capacidad de reprogramación (algo intrínseco en las FPGAs basadas en tecnología SRAM o flash) se convertirá en un requisito imprescindible. Un problema importante de las FPGAs reprogramables es que son sensibles a los entornos de radiación. Los sistemas en aplicaciones espaciales se diferencian respecto a sus equivalente en aplicaciones terrestres en que los primeros son mucho más susceptibles de sufrir “bit flips” en las memorias o fallos por ionización en el semiconductor, inducidos por efectos de la radiación. Las FPGAs basadas en tecnología SRAM y flash presentan una resistencia relativamente buena a dosis total por ionización (TID), pero son muy sensibles a errores temporales producidas por partículas energéticas. En contra de lo que pasa con las FPGAs endurecidas mediante procesos de fabricación, las SRAM FPGAs tienen que ser protegidas mediante técnicas de mitigación que mejoren la fiabilidad del diseño. Hasta que el desarrollo de estas técnicas ha sido un hecho aceptado por la comunidad científica, los errores producidos por la radiación en estos dispositivos eran muchas veces obviados, por lo que las FPGAs reprogramables tuvieron inicialmente un grado de éxito moderado. Pero a partir de que las FPGAs ganaran una mayor consideración, y por lo tanto se empezaran a usar técnicas de mitigación apropiadas, estos dispositivos se han convertido en un elemento clave de las misiones espaciales, ofreciendo un gran rendimiento y altos niveles de éxito. Debido al escalado en las nuevas familias tecnológicas, y las cada vez más fuertes restricciones en frecuencia y capacidad de proceso, el efecto de la radiación en los circuitos se va agravando. De esta manera, los errores múltiples que afectan simultáneamente a más de un bit (MBU/MCU) están adquiriendo un protagonismo creciente frente a los SEU tradicionales. Por lo tanto, existe una necesidad cada vez mayor de técnicas de mitigación capaces de detectar y corregir no solo errores individuales, sino también múltiples. Todo esto respetando las restricciones temporales de funcionamiento de los diseños implementados en las FPGAs, de las memorias de alta velocidad y de las interfaces de datos. A la vista de todo lo expuesto, en esta tesis se van a presentar códigos de corrección de errores (ECC) para errores individuales y múltiples, pero que además presentan una velocidad de proceso suficientemente alta como para respetar las restricciones temporales comentadas anteriormente. De esta manera, se van a extender, rediseñar, combinar y optimizar diferentes ECC con el fin de: • Mejorar su rendimiento en área y tiempo. • Cubrir las necesidades específicas de ciertas aplicaciones. Por ejemplo, los codificadores y decodificadores OS-MLD (One Step - Majority Logic Decodable) se pueden implementar eficientemente en FPGAs, ya que las sólidas capacidades de mitigación de estos códigos, junto con su bajo overhead de tiempo y su reducida complejidad, hacen que sean una alternativa atractiva para proteger los diseños implementados en estos dispositivos. En resumen, en este trabajo se van a presentar técnicas de mitigación generales y específicas, basadas en ECC, junto con casos de estudio que pongan de manifiesto las ventajas de dichas técnicas en cuanto a su efectividad, todo ello con el foco en dispositivos FPGA comerciales.