Metodología para estimar el impacto de la codificación del repertorio de instrucciones en la fiabilidad de un microprocesador bajo los efectos de la radiación

  1. MARTÍNEZ LADRÓN DE GUEVARA, JORGE ALBERTO
Zuzendaria:
  1. Juan Antonio Maestro Zuzendaria
  2. Pedro Reviriego Vasallo Zuzendarikidea

Defentsa unibertsitatea: Universidad Antonio de Nebrija

Fecha de defensa: 2017(e)ko uztaila-(a)k 14

Epaimahaia:
  1. Daniel Mozos Muñoz Presidentea
  2. Alfonso Alejandro Sanchez-Macian Perez Idazkaria
  3. César Martínez Fernández Kidea
  4. Óscar Ruano Ramos Kidea
  5. Mario Garcia Valderas Kidea

Mota: Tesia

Teseo: 501374 DIALNET

Laburpena

El desarrollo tecnológico de la electrónica de las últimas décadas ha incrementado drásticamente la densidad de los transistores, ha aumentado su rendimiento y ha reducido su consumo de energía. Una de las consecuencias negativas de este avance tecnológico es que los circuitos electrónicos se han vuelto más sensibles a la radiación. Esto ha aumentado la probabilidad de fallo de los circuitos, afectando a su fiabilidad. Este problema es de particular relevancia para sistemas de la industria aeroespacial y también para sistemas críticos que operan a nivel terrestre. Esta tesis presenta una metodología para realizar un diagnóstico de la vulnerabilidad de la codificación del repertorio de instrucciones de una arquitectura. Este método aporta información cualitativa sobre la fiabilidad y el comportamiento de las instrucciones frente a soft errors. La estimación resultante indica el porcentaje de errores no detectados que produciría corrupción de datos (SDC) en caso de que no se aplicaran técnicas de protección. Estas estimaciones son útiles para comparar la fiabilidad de los repertorios de instrucciones de dos arquitecturas, para diseñar extensiones de un repertorio de instrucciones, para diseñar aplicaciones más robustas o para implementar técnicas de detección de errores a medida. Esta metodología se ha desarrollado utilizando el repertorio de instrucciones del microcontrolador ARM Cortex-M0 como caso de estudio. La elección de este repertorio de instrucciones se debe a su simplicidad y a que tiene un número reducido de instrucciones de 16 bits, ya que permite ilustrar claramente el método propuesto. Para mostrar la aplicabilidad de esta metodología, se ha validado con los repertorios de instrucciones de 32 bits de RISC-V, SPARC v9 y MIPS Release 6. Los resultados muestran que es aplicable a cualquier repertorio de instrucciones, independientemente de su ancho en bits y de las posiciones que ocupan los bits de los códigos de operación en las instrucciones.