Métodos de adición y eliminación de redundancias para la optimización lógica de circuitos secuenciales síncronos

  1. SAN MILLAN HEREDIA, ENRIQUE
Dirigida por:
  1. Luis Entrena Arrontes Director/a
  2. Francisco Marcellán Español Codirector/a

Universidad de defensa: Universidad Carlos III de Madrid

Fecha de defensa: 06 de marzo de 2003

Tribunal:
  1. Salvador Bracho Presidente/a
  2. Emilio Olías Ruiz Secretario/a
  3. Antonio J. Torralba Silgado Vocal
  4. Javier Uceda Antolín Vocal
  5. Román Hermida Correa Vocal

Tipo: Tesis

Teseo: 99164 DIALNET

Resumen

Se estudia el problema de la optimización lógica de circuitos secuenciales síncronos. Las principales aproximaciones actuales a este problema son los métodos de Retemporización y Resíntesis y los métodos de Adición y Eliminación de Redundancias Secuenciales. Ambos presentan limitaciones tanto en eficiencia como en los resultados de optimización que aportan, siendo por tanto limitada su aplicabilidad dentro de un entorno industrial. Se presenta y se formaliza un nuevo algoritmo de Adición y Eliminación que incorpora cálculo simbólico, transformaciones más generales y que necesita un esfuerzo computacional muy reducido. Los resultados experimentales que se realizan sobre un conjunto de circuitos de prueba muestran que el nuevo algoritmo permite obtener mejores resultados de optimización que los otros métodos de optimización con los que se ha comparado. Lo más destacable del nuevo método es que se trata de un algoritmo potente y muy eficiente, por lo que es un método apropiado para ser utilizado en una aplicación industrial.