Estructuras de tratamiento y conversión de señal, en tecnologías cmos standard submicrónica

Resumen

Esta memoria de tesis se basa en el trabajo realizado durante una estancia de estudio en Semiconductores Investigación y Diseño (SIDSA, Tres Cantos, Madrid), en 1998 y 1999. El reto inicial consistió en desarrollar celdas estándar, analógicas, que pudieran integrarse dentro un circuito mixed-signal que incluía una gran cantidad de dispositivos digitales (fundamentalmente memoria, núcleo microprocesador y lógica reconfigurable); lo que conformaba en su conjunto un system-on-chip (SOC). Con este objetivo se diseñaron circuitos analógicos en tecnologías de 0,5um y 0,35um fabricadas según un proceso específicamente desarrollado para circuitos digitales. Del conjunto de este trabajo se extraen dos propuestas de diseño. Primero, un amplificador operacional con rangos de funcionamiento, de entrada y de la salida, que abarcan de extremo de la tensión de alimentación rail-to-rail. Este diseño presenta la novedad de utilizar una estructura auto-polarizada como salida de la primera etapa. Otra novedad es el uso de una estructura simple para forzar el funcionamiento en modo de operación AB de la etapa de la salida. En conjunto de estas propuestas simplifican el diseño, disminuyen su tamaño y alcanzan un comportamiento extremamente rail-to-rail, manteniendo el resto de sus propiedades dentro de los niveles habituales. Segundo, un DAC por gestión de fuentes de corriente. En este caso la novedad reside en utilizar dos tipos de celdas de corriente, sumideros con NMOST y fuentes realizadas con PMOST, controlando la aplicación de unas u otras a la salida mediante el bit de más peso de la palabra digital de entrada (MSB). El resultado obtenido muestra dos ventajas fundamentales: la tensión de salida es rail-to-rail y el consumo de corriente del conjunto disminuye un 25% su valor medio. Colateralmente, el análisis y las simulaciones prevén también una disminución del tamaño y una mejora en INLE y DNLE.