Simulación de arquitecturas computacionales

Resumen

ESTE TRABAJO PRESENTA UN ENFOQUE INTEGRADO PARA LA SIMULACION DE ARQUITECTURAS PARALELAS DE COMPUTO. EL FORMALISMO PROPUESTO MODELA LOS FACTORES FUNDAMENTALES INVOLUCRADOS EN EL RENDIMIENTO DE ESTOS SISTEMAS: ESPECIFICACION DEL PROGRAMA PARALELO, ESTRUCTURAS DE INTERCONEXION, POLITICAS DE ASIGNACION DE TAREAS A PROCESADORES, Y ESTRATEGIAS PARA EL RUTEO DE MENSAJES. EL ENFOQUE ADOPTADO EN EL MODELADO DE PROGRAMAS PARALELOS (GRADOS DIRIGIDOS PONDERADOS, WBG) PERMITE LA ESPECIFICACION DE SUS CARACTERISTICAS ESTATICAS, ESTO ES, EL PATRON DE COMUNICACIONES Y DEPENDENCIAS DE DATOS ENTRE TAREAS, Y DE CARACTERISTICAS DINAMICAS TALES COMO GENERACION DE COPIAS DE TAREAS POR DEMANDA, RECURSION Y LAZOS CON NUMERO DE ITERACIONES VARIABLE EN TIEMPO DE EJECUCION. LA CORRECTA MANIPULACION DE TAREAS O GRUPOS DE TAREAS (SUBGRAFOS) SE ASEGURA MEDIANTE LA UTILIZACION DE COLORES O "TAGS", ADMINISTRADOS EN FORMA DE PILA. CADA NONO DEL GRAFO DE PROGRAMA SE DEFINE A PARTIR DE UNA POLITICA DE ENTRADA, QUE DETERMINA LAS CONDICIONES DE ACTIVACION DE LA TAREA, UNA POLITICA DE SALIDA, QUE ESPECIFICA LA DISTRIBUCION DE INFORMACION EN SUS ARCOS DE SALIDA, UN VOLUMEN DE COMPUTO, DIRECTAMENTE PROPORCIONAL AL NUMERO DE INSTRUCCIONES SECUENCIALES DEL NODO, Y UNA "CLASE" SE DESCRIBE UN COMPORTAMIENTO ESPECIAL DURANTE TIEMPO DE SIMULACION. LAS ESTRUCTURAS DE INTERCONEXION SON ASIMISMO MODELADAS A PARTIR DE GRAFOS DIRIGIDOS, DONDE EL PARAMETRO DE "CLASE" SIRVE AHORA LA ESPECIFICACION DEL COMPORTAMIENTO DE LOS DIFERENTES MODULOS DEL ORDENADOR PARALELO: PROCESADORES, MEMORIAS, DISPOSITIVOS DE CONMUTACION, ETC. LOS NODOS DEL GRAFO DE ARQUITECTURA POSEEN, ASIMISMO, PARAMETROS PARA MODELAS SU RENDIMIENTO RELATIVO. LOS ARCOS DEL GRAFO DE ARQUITECTURA POSEEN UNA CAPACIDAD VARIABLE DE ALMACENAMIENTO DE MENSAJES, ADMINISTRADO COMO UNA ESTRUCTURA FIFO.