Síntesis de hardware mediante algoritmos evolutivos sobre plataformas paralelas basadas en FPGAS
- PEDRAZA BONILLA, CESAR AGUSTIN
- José Ignacio Martínez Torre Director
- Javier Castillo Villar Co-director
Defence university: Universidad Rey Juan Carlos
Fecha de defensa: 28 June 2010
- Luis Ignacio Pastor Pérez Chair
- Pablo Huerta Pellitero Secretary
- Juan López Coronado Committee member
- Daniel Mozos Muñoz Committee member
- Francisco Javier Gómez Arribas Committee member
Type: Thesis
Abstract
El uso de algoritmos evolutivos para realizar síntesis de circuitos combinacionales permite crear estructuras nuevas y añadir restricciones que no son posibles con otras técnicas. Actualmente los trabajos en este campo son realizados en plataformas paralelas con tiempos de evolución muy altos. El trabajo de esta tesis consiste en la especificación de un algoritmo evolutivo para la síntesis combinacional y el diseño de una plataforma paralela basada en FPGAS para disminuir los tiempos de respuesta y aumentar el rendimiento de este tipo de estrategia. Los resultados obtenidos fueron comparados con los que se obtuvieron al ejecutar el algoritmo en dos plataformas paralelas, una basada en un alto rendimiento y otra en hardware gramático de última generación .