Grupo de gestión de hardware reconfigurable
University of Texas at Austin
Austin, Estados UnidosPublicacions en col·laboració amb investigadors/es de University of Texas at Austin (2)
2019
-
Enhanced Limited Magnitude Error Correcting Codes for Multilevel Cell Main Memories
IEEE Transactions on Nanotechnology, Vol. 18, pp. 1023-1026
2013
-
Implementing triple adjacent Error Correction in double error correction Orthogonal Latin Squares Codes
Proceedings - IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems