Publicaciones en las que colabora con HORTENSIA MECHA LÓPEZ (9)

1999

  1. Unified data path allocation and BIST intrusion

    Integration, the VLSI Journal, Vol. 28, Núm. 1, pp. 55-99

1997

  1. A unified approach for scheduling and allocation

    Integration, the VLSI Journal, Vol. 23, Núm. 1, pp. 1-35

1996

  1. A method for area estimation of datapath in high level synthesis

    IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 15, Núm. 2, pp. 258265

  2. Method for area estimation of data-path in high level synthesis

    IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 15, Núm. 2, pp. 258-265

1995

  1. FIDIAS: an integral approach to high-level synthesis

    IEE Proceedings: Circuits, Devices and Systems, Vol. 142, Núm. 4, pp. 227-235

1994

  1. Clock cycle estimation based on dead time and control unit area minimization

    Microprocessing and Microprogramming, Vol. 40, Núm. 10-12, pp. 821-824

  2. Integración del análisis y mejora de la testabilidad en una herramienta de SAN

    Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria

  3. Un método de estimación de área en síntesis de alto nivel

    Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria

1992

  1. Influencias de factores del nivel fisico en la estimación de area y tiempo en Síntesis de Alto Nivel

    VII Congreso de Diseño de Circuitos Integrados: 3, 4 y 5 de noviembre de 1992, Toledo, España : actas