Publicaciones en las que colabora con HORTENSIA MECHA LÓPEZ (4)

1997

  1. A unified approach for scheduling and allocation

    Integration, the VLSI Journal, Vol. 23, Núm. 1, pp. 1-35

1995

  1. FIDIAS: an integral approach to high-level synthesis

    IEE Proceedings: Circuits, Devices and Systems, Vol. 142, Núm. 4, pp. 227-235

1994

  1. Clock cycle estimation based on dead time and control unit area minimization

    Microprocessing and Microprogramming, Vol. 40, Núm. 10-12, pp. 821-824

  2. Un método de estimación de área en síntesis de alto nivel

    Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria