PUERTA LÓGICA DIFERENCIAL DE N ENTRADAS.
-
Inventores/as:
- LUIS ÁNGEL TEJEDOR ÁLVAREZ
-
Universidad Complutense de Madrid
info
Universidad Complutense de Madrid
Madrid, España
ES2392085A1 (04-12-2012)
ES2392085B1 (04-11-2013)
P201100287 (14-03-2011)
![Imagen de la patente](https://consultas2.oepm.es/imas//Resumen/000/00P/201/100/P201100287.jpg)
Resumo
Puerta lógica diferencial de n entradas.
La presente invención permite realizar las funciones lógicas OR/NOR, AND/NAND con estándares con diferencias de tensión entre los estados lógicos "0" y "1" inferiores a 0,7 V, tales como LVDS. Esto es útil en aplicaciones en las que se requiere una alta velocidad de transmisión y una buena inmunidad al ruido.
La invención se basa en una serie de circuitos electrónicos en los que se hace uso de 2n diodos Schottky del tipo Zero Bias y comparadores, en los que según el tipo de conexión entre ellos se consigue realizar un tipo de entrada lógica u otra.