Método de fabricación de estructuras de puerta de transistores MOSFET sobre semiconductores III-V
-
Inventores/as:
- PAMPILLÓN ARCE, María Ángela
- CAÑADILLA SOTO, Carmina
- FEIJOO GUERRO, Pedro
- ENRIQUE SAN ANDRÉS SERRANO
- ÁLVARO DEL PRADO MILLÁN
- MARÍA LUISA LUCÍA MULAS
-
Universidad Complutense de Madrid
info
Universidad Complutense de Madrid
Madrid, España
ES2435866A1 (23-12-2013)
ES2435866B2 (21-05-2014)
P201200664 (22-06-2012)
Resumo
Fabricación de estructuras de puerta de transistores MOSFET sobre semiconductores III-V.
Esta invención propone aplicar la pulverización de alta presión de nanoláminas metálicas de escandio y un lantánido y su posterior oxidación por plasma temperatura ambiente sobre sustratos semiconductores III-V, de interés para dispositivos MOSFET, tanto planares como FinFETs. La ventaja de estos semiconductores es que tienen mayor movilidad de portadores en el canal que el Si, mayor transconductancia y menor retardo de conmutación con respecto a la tecnología actual.
Se obtienen estructuras MOS funcionales sobre semiconductores alternativos al Si con un óptimo recubrimiento de escalones. Solamente se necesitan tecnologías de vacío alto-medio y que tienen un menor impacto medioambiental que sus alternativas. Supone una simplificación del proceso de fabricación al no tener que realizarse ningún proceso de depuración-filtrado-limpieza de residuos muy dañinos para el medio ambiente y reducción de los tiempos de vacío previo al depósito.