Research project
TIC94-0725-C03-02
ENTORNO DE SINTESIS PARA CIRCUITOS DE COMUNICACIONES A PARTIR DE DESCRIPCIONES VHDL.
date_range
Duration: from 19 May 1994 to 19 May 1997
(36 months)