Publicaciones en las que colabora con KATZALIN OLCOZ HERRERO (7)

1996

  1. A method for area estimation of datapath in high level synthesis

    IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 15, Núm. 2, pp. 258265

  2. Method for area estimation of data-path in high level synthesis

    IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 15, Núm. 2, pp. 258-265

1994

  1. Clock cycle estimation based on dead time and control unit area minimization

    Microprocessing and Microprogramming, Vol. 40, Núm. 10-12, pp. 821-824

  2. Integración del análisis y mejora de la testabilidad en una herramienta de SAN

    Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria

1993

  1. Data path structures and heuristics for testable allocation in high level synthesis

    Microprocessing and Microprogramming, Vol. 39, Núm. 2-5, pp. 263-266

  2. Global hardware synthesis guided by realistic probability computation

    Microprocessing and Microprogramming, Vol. 39, Núm. 2-5, pp. 233-236

  3. Un enfoque global al problema de la síntesis de alto nivel

    VIII Congreso Diseño de Circuitos Integrados: Málaga, 9 al 11 de noviembre de 1993