Minimización de área de circuitos lógicos multinivel utilizando algoritmos genéticos

  1. J. Lanchares
  2. J. M. Sánchez
Liburua:
Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria

Argitaletxea: Universidad de Las Palmas de Gran Canaria

Argitalpen urtea: 1994

Orrialdeak: 99-102

Biltzarra: Congreso de Diseño de Circuitos Integrados (9. 1994. Maspalomas)

Mota: Biltzar ekarpena

DIALNET GOOGLE SCHOLAR

Laburpena

En este trabajo se estudia el comportamiento de los algoritmos genéticos aplicados a la optimización de área de circuitos lógicos multinivel.

Datuen iturria: Dialnet