Minimización de área de circuitos lógicos multinivel utilizando algoritmos genéticos
- J. Lanchares
- J. M. Sánchez
Éditorial: Universidad de Las Palmas de Gran Canaria
Année de publication: 1994
Pages: 99-102
Congreso: Congreso de Diseño de Circuitos Integrados (9. 1994. Maspalomas)
Type: Communication dans un congrès
Résumé
En este trabajo se estudia el comportamiento de los algoritmos genéticos aplicados a la optimización de área de circuitos lógicos multinivel.