Design of a pipelined hardware architecture for real-time neural network computations

  1. Ayala, J.L.
  2. Lomeña, A.G.
  3. López-Vallejo, M.
  4. Fernández, A.
Zeitschrift:
Midwest Symposium on Circuits and Systems

Datum der Publikation: 2002

Ausgabe: 1

Seiten: I419-I422

Art: Artikel

DOI: 10.1109/MWSCAS.2002.1187247 GOOGLE SCHOLAR
Datenquelle: Scopus