A reconfigurable modular architecture to exploit word-level parallelism

  1. Carballo, D.J.
  2. Pardines, I.
  3. Sanchez-Elez, M.
Aldizkaria:
Journal of Circuits, Systems and Computers

ISSN: 0218-1266

Argitalpen urtea: 2009

Alea: 18

Zenbakia: 7

Orrialdeak: 1227-1241

Mota: Artikulua

DOI: 10.1142/S0218126609005630 GOOGLE SCHOLAR