Simplified trellis min-max decoder architecture for nonbinary low-density parity-check codes

  1. Lacruz, J.O.
  2. Garcia-Herrero, F.
  3. Declercq, D.
  4. Valls, J.
Revista:
IEEE Transactions on Very Large Scale Integration (VLSI) Systems

ISSN: 1063-8210

Any de publicació: 2015

Volum: 23

Número: 9

Pàgines: 1783-1792

Tipus: Article

DOI: 10.1109/TVLSI.2014.2344113 GOOGLE SCHOLAR
Font de les dades: Scopus