Simplified trellis min-max decoder architecture for nonbinary low-density parity-check codes

  1. Lacruz, J.O.
  2. Garcia-Herrero, F.
  3. Declercq, D.
  4. Valls, J.
Zeitschrift:
IEEE Transactions on Very Large Scale Integration (VLSI) Systems

ISSN: 1063-8210

Datum der Publikation: 2015

Ausgabe: 23

Nummer: 9

Seiten: 1783-1792

Art: Artikel

DOI: 10.1109/TVLSI.2014.2344113 GOOGLE SCHOLAR
Datenquelle: Scopus