HORTENSIA
MECHA LÓPEZ
Catedrática de universidad
Universidad de Zaragoza
Zaragoza, EspañaPublicaciones en colaboración con investigadores/as de Universidad de Zaragoza (2)
2020
-
Analysis of a Pipelined Architecture for Sparse DNNs on Embedded Systems
IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 28, Núm. 9, pp. 1993-2003
2018
-
Analysis of the reconfiguration latency and energy overheads for a Xilinx Virtex-5 fieldprogrammable gate array
IET Computers and Digital Techniques, Vol. 12, Núm. 4, pp. 150-157