![Foto de JUAN](/img/nophoto.png)
JUAN
LANCHARES DÁVILA
Catedrático de universidad
Thèse de doctorat
-
Desarrollo de metodologías para síntesis y optimización de circuitos lógicos multinivel 1995
Universidad Complutense de Madrid
Thèses dirigées (6)
-
Reducción del consumo de potencia en unidades funcionales mediante cotejo de códigos de operación 2009
Universidad Complutense de Madrid
-
Memorias cache adaptativas en procesadores smt: adaptative cache memories for smt processors 2009
Universidad Complutense de Madrid
-
Estudio e implementación de un simulador para evaluar el rendimiento de microarquitecturas asíncronas 2008
Universidad Complutense de Madrid
Colmenar Verdugo, José Manuel
-
Optimización del diseño físico de circuitos digitales orientado a dispositivos reconfigurables 2001
Universidad Complutense de Madrid
Vicente Albendea, Juan de
-
Técnicas de partición y ubicación para sistemas multi-FPGA basadas en algoritmos genéticos 2001
Universidad Complutense de Madrid
-
Metodología para el diseño de circuitos asincronos pseudo-insensibles a retardos 2001
Universidad Complutense de Madrid
Jurys de thèses (4)
-
Rapporteur du jury
Cómputo evolutivo como enfoque en la descripción del contenido de la imagen aplicado al reconocimiento de objetos 2014Universidad de Extremadura
Pérez Castro, Cynthia
-
Un secrétaire du jury
Una técnica para la optimización de los parámetros de indicadores técnicos bursátiles mediante algoritmos evolutivos multi-objetivo 2012Universidad Complutense de Madrid
Bodas Sagi, Diego José
-
Rapporteur du jury
Peer-to-peer evolutionary computation: a study of viability 2010Universidad de Granada
Jiménez Laredo, Juan Luis
-
Un secrétaire du jury
Entornos virtuales basados en técnicas de aprendizaje activo para la enseñanza de la orientación a objetos 2008Universidad Complutense de Madrid