Método de fabricación de estructuras de puerta de transistores MOSFET sobre semiconductores III-V

    Inventores/as:
  1. PAMPILLÓN ARCE, María Ángela
  2. CAÑADILLA SOTO, Carmina
  3. FEIJOO GUERRO, Pedro
  4. ENRIQUE SAN ANDRÉS SERRANO
  5. ÁLVARO DEL PRADO MILLÁN
  6. MARÍA LUISA LUCÍA MULAS
  1. Universidad Complutense de Madrid
    info

    Universidad Complutense de Madrid

    Madrid, España

ES
Publicación principal:

ES2435866A1 (23-12-2013)

Otras Publicaciones:

ES2435866B2 (21-05-2014)

Solicitudes:

P201200664 (22-06-2012)

Resumen

Fabricación de estructuras de puerta de transistores MOSFET sobre semiconductores III-V.

Esta invención propone aplicar la pulverización de alta presión de nanoláminas metálicas de escandio y un lantánido y su posterior oxidación por plasma temperatura ambiente sobre sustratos semiconductores III-V, de interés para dispositivos MOSFET, tanto planares como FinFETs. La ventaja de estos semiconductores es que tienen mayor movilidad de portadores en el canal que el Si, mayor transconductancia y menor retardo de conmutación con respecto a la tecnología actual.

Se obtienen estructuras MOS funcionales sobre semiconductores alternativos al Si con un óptimo recubrimiento de escalones. Solamente se necesitan tecnologías de vacío alto-medio y que tienen un menor impacto medioambiental que sus alternativas. Supone una simplificación del proceso de fabricación al no tener que realizarse ningún proceso de depuración-filtrado-limpieza de residuos muy dañinos para el medio ambiente y reducción de los tiempos de vacío previo al depósito.

INVENES: P201200664