Minimización de área de circuitos lógicos multinivel utilizando algoritmos genéticos

  1. J. Lanchares
  2. J. M. Sánchez
Libro:
Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria

Editorial: Universidad de Las Palmas de Gran Canaria

Año de publicación: 1994

Páginas: 99-102

Congreso: Congreso de Diseño de Circuitos Integrados (9. 1994. Maspalomas)

Tipo: Aportación congreso

DIALNET GOOGLE SCHOLAR

Resumen

En este trabajo se estudia el comportamiento de los algoritmos genéticos aplicados a la optimización de área de circuitos lógicos multinivel.

Fuente de los datos: Dialnet