Design of a pipelined hardware architecture for real-time neural network computations

  1. Ayala, J.L.
  2. Lomeña, A.G.
  3. López-Vallejo, M.
  4. Fernández, A.
Revista:
Midwest Symposium on Circuits and Systems

Año de publicación: 2002

Volumen: 1

Páginas: I419-I422

Tipo: Artículo

DOI: 10.1109/MWSCAS.2002.1187247 GOOGLE SCHOLAR
Fuente de los datos: Scopus