A Scheme to Design Concurrent Error Detection Techniques for the Fast Fourier Transform Implemented in SRAM-Based FPGAs

  1. Gonzalez-Toral, R.
  2. Reviriego, P.
  3. Maestro, J.A.
  4. Gao, Z.
Revista:
IEEE Transactions on Computers

ISSN: 1557-9956,  0018-9340

Any de publicació: 2018

Volum: 67

Número: 7

Pàgines: 1039-1045

Tipus: Article

DOI: 10.1109/TC.2018.2792445 GOOGLE SCHOLAR
Font de les dades: Scopus