A scheme to reduce the number of parity check bits in orthogonal Latin square codes

  1. Reviriego, P.
  2. Liu, S.
  3. Sánchez-Macián, A.
  4. Xiao, L.
  5. Maestro, J.A.
Revista:
IEEE Transactions on Reliability

ISSN: 0018-9529

Any de publicació: 2017

Volum: 66

Número: 2

Pàgines: 518-528

Tipus: Article

DOI: 10.1109/TR.2017.2669090 GOOGLE SCHOLAR
Font de les dades: Scopus