A scheme to reduce the number of parity check bits in orthogonal Latin square codes

  1. Reviriego, P.
  2. Liu, S.
  3. Sánchez-Macián, A.
  4. Xiao, L.
  5. Maestro, J.A.
Aldizkaria:
IEEE Transactions on Reliability

ISSN: 0018-9529

Argitalpen urtea: 2017

Alea: 66

Zenbakia: 2

Orrialdeak: 518-528

Mota: Artikulua

DOI: 10.1109/TR.2017.2669090 GOOGLE SCHOLAR
Datuen iturria: Scopus