HORTENSIA
MECHA LÓPEZ
Catedrática de universidad
Tesis doctoral
-
Técnica de estimación de características físicas en síntesis de alto nivel 1996
Universidad Complutense de Madrid
Tesis dirigidas (3)
-
Emulación basada en FPGA de los efectos de los single event upsets ocasionados por la radiación en circuitos digitales tolerantes a fallos 2017
Universidad Complutense de Madrid
SERRANO SANTOS, FELIPE
-
Entorno para multitarea hardware en dispositivos reconfigurables con gestión dinámica de particiones y complejidad constante 2009
Universidad Complutense de Madrid
-
Técnicas de ubicación de tareas y defragmentación para multiárea hardware en sistemas dinámicamente reconfigurables 2009
Universidad Complutense de Madrid
Tabero Godino, Jesús
Tribunales de tesis (11)
-
Presidenta del tribunal
Three steps towards reliable and efficient systems for machine learning algorithms 2022Universidad de Zaragoza
Alcolea Moreno, Adrián
-
Presidenta del tribunal
Hyperspectral image compression techniques on reconfigurable hardware hyperspectral image compression techniques on reconfigurable hardware 2020Universidad Complutense de Madrid
-
Presidenta del tribunal
Algoritmos de monitorización de señales biomédicas en tiempo real para dispositivos portátiles de bajo consumo 2020Universidad Complutense de Madrid
Bote Rosado, José Manuel
-
Presidenta del tribunal
Soft error mitigation in commercial off-the-shelf (cots) fpgas with ecc-based techniques 2017Universidad Antonio de Nebrija
DEMIRCI, Mustafa
-
Presidenta del tribunal
Analysis of performance, power consumption, and energy efficiency of modern fpgas and microprocessors 2017Universidad de Zaragoza
Olivito del Ser, Francisco Javier
-
Presidenta del tribunal
A new methodology to systemize the design of fault-tolerant circuits based on system knowledge 2011Universidad Antonio de Nebrija
LIU, SHIH-FU
-
Secretaria del tribunal
Un servidor híbrido adaptativo para difusión de información en entornos de comunicación asimétricos con restricciones temporales 2011Universidad Complutense de Madrid
FERNANDEZ CONDE, JESUS
-
Secretaria del tribunal
Técnicas para reducir la penalización en rendimiento y consumo debido a la reconfiguración dinámica 2009Universidad Complutense de Madrid
-
Secretaria del tribunal
Síntesis arquitectónica a nivel de bit guiada por tiempos de llegada 2007Universidad Complutense de Madrid
RUIZ SAUTUA, RAFAEL
-
Secretaria del tribunal
Técnicas de minimizacion del coste de reconfiguración en sistemas dinámicamente reconfigurables 2005Universidad Complutense de Madrid
RESANO EZCARAY, JESÚS JAVIER
-
Secretaria del tribunal
Optimización de sistemas de suministro de energía y su impacto ambiental mediante métodos heurísticos 1999Universidad de Sevilla
González Monroy, Luis I.