A pseudo relay-insensitive timing model to synthesising low-power asynchronous circuits
Actes:
Proceedings -Design, Automation and Test in Europe, DATE
ISSN: 1530-1591
Any de publicació: 2001
Pàgines: 810
Tipus: Aportació congrés