Tribunales de tesis (8)

  1. Secretario del tribunal

    Emulación basada en FPGA de los efectos de los single event upsets ocasionados por la radiación en circuitos digitales tolerantes a fallos 2017

    Universidad Complutense de Madrid

    SERRANO SANTOS, FELIPE

  2. Vocal del tribunal

    Paralelización hardware-software de técnicas de clasi cación basadas en algoritmos de generación de conglomerados de datos 2015

    Universidad Rey Juan Carlos

    Cano Montero, Javier

  3. Presidente del tribunal

    Síntesis de alto nivel guiada por gestión de patrones y descoposición de operaciones 2013

    Universidad Complutense de Madrid

    Garcia Repetto, Pedro Luis

  4. Vocal del tribunal

    Implementación de Algoritmos de Procesado de Señal sobre FPGA: Especificación, Reutilización y Exploración del Espacio de Diseño 2012

    Universidad Politécnica de Madrid

    Sánchez Marcos, Miguel Ángel

  5. Presidente del tribunal

    Entorno para multitarea hardware en dispositivos reconfigurables con gestión dinámica de particiones y complejidad constante 2009

    Universidad Complutense de Madrid

    Roman Navarro, Sara

  6. Presidente del tribunal

    Técnicas de ubicación de tareas y defragmentación para multiárea hardware en sistemas dinámicamente reconfigurables 2009

    Universidad Complutense de Madrid

    Tabero Godino, Jesús

  7. Vocal del tribunal

    Efficient hardware architectures for the computation of the fft and other related signal processing algorithms in real time 2009

    Universidad Politécnica de Madrid

    GARRIDO GÁLVEZ, MARIO

  8. Secretario del tribunal

    Asignación de datos y planificación de instrucciones en sistemas empotrados multitarea 2007

    Universidad Complutense de Madrid

    Gómez Pérez, José Ignacio